Cette approche de test de cartes électroniques est la seule à répondre à une norme : La norme IEEE 1149.1.
Elle spécifie à la fois une technique et des moyens pour résoudre les problèmes liés au test d’assemblage des composants sur les cartes électroniques.

• Augmentation de la complexité et du nombre de broches des composants
• Perte d’accessibilité
• Réduction des coûts des tests de production

Pour de plus amples informations sur les normes IEEE 1149, se référer à l’article Les bus de test et de maintenance à la norme IEEE 1149 (Fichier PDF, 53k)

Le protocole de la norme IEEE 1149.1 est géré par une machine de 16 états (TAP: Test Access Port) qui est implantée dans les composants conformes à cette norme. A chaque broche de ces composants est associée une cellule “Boundary scan” et l’ensemble de ces cellules reliées les unes aux autres constitue le registre “Boundary-Scan”. Les états du contrôleur TAP permettent de charger des instructions de configuration des composants pour le test et de décaler les données du registre Boundary-Scan.
Pour assurer le fonctionnement de ce protocole, quatre signaux sont obligatoires, un est optionnel:

TDI : Test Data Input TDO : Test Data Output TCK : Test Clock TMS : Test Mode Select TRST : Test Reset (Optionnel)

La technique Boundary-Scan s’est largement développée à différents niveaux dans le cycle de vie des équipements électroniques.

• Validation de conception :
  Vérification du fonctionnement, mise au point des logiciels (émulateur).
• Test de fabrication :
  Test d’infrastructure, d’interconnexions, de clusters, test intégré.
• Programmation :
  Programmation sur carte des CPLD, FPGA et PROM Flash.
• Emulation :
  iBist : Programmation ultra-rapide des flashs, interne et externe.

L’utilisation de l’offre matérielle et logicielle de la société GOEPEL, vous permet de répondre à toutes ces applications.